淺談如何學(xué)習(xí)PCB layout ？

發(fā)布時(shí)間：2018-01-30

就自己的工作經(jīng)歷，學(xué)習(xí)PCB Layout至少需要掌握的幾點(diǎn)：
（1）電路的基本原理，可以參考《電路分析基礎(chǔ)》。
（2）選擇Design 工具，推薦cadence，我也用過(guò)AD，個(gè)人感覺(jué)還是Cadence更強(qiáng)大順手。而且你本人想拿尖端科技的電路板，我不知道如何定義尖端，其實(shí)一個(gè)PCB 最挑戰(zhàn)的地方還是設(shè)計(jì)和成本Fab能力之間的矛盾，幾十層板（目前做過(guò)最多的48層，最少的24層），小的pin pitch，狹小的走線空間，苛刻信號(hào)質(zhì)量要求，繁瑣的走線約束，完成過(guò)后還有一些列的檢查，而這些工作我相信用Cadence來(lái)完成會(huì)更方便輕松。
（3）會(huì)利用cadence畫原理圖，這點(diǎn)很重要，如果不知道電路原理，其實(shí)你很難做一個(gè)好的Placement（我不知道這個(gè)詞語(yǔ)是否通用，所以還是解釋一下：原理圖的器件在PCB的實(shí)際布局），本人覺(jué)得一個(gè)好的Placement其實(shí)就完成了一個(gè)PCB設(shè)計(jì)的一大半了。
（4）會(huì)根據(jù)原理圖利用好PCB的空間，做合理的Placement，保證最好的信號(hào)路徑，最大的信號(hào)走線空間。做完P(guān)lacement后調(diào)整好silk，這可是最后板子做出來(lái)的臉面。
（5）會(huì)設(shè)計(jì)PCB的stackup，一個(gè)合理最優(yōu)的（不犧牲信號(hào)質(zhì)量的前提下，兼顧成本和走線復(fù)雜度，因?yàn)榭隙▽釉蕉嗑€越好走，但是成本越高）。設(shè)計(jì)走線約束規(guī)則，然后就是完成Layout。
（個(gè)人覺(jué)得其實(shí)Layout在這個(gè)完整的過(guò)程中是最簡(jiǎn)單的，因?yàn)樵诩s束條件下，只要稍微有些經(jīng)驗(yàn)就可以完成最后的layout工作）
（6）知道Fab廠家的實(shí)際Fab能力，當(dāng)然你得清楚你的PCB做出來(lái)，廠家能否生成（如果你設(shè)計(jì)出100層的板子（就算有估計(jì)也是天價(jià)），我不知道哪個(gè)廠家可以生成出來(lái)，我目前知道身邊最多Fab的也就60多層（40x60cm 10多W美金），還沒(méi)聽(tīng)過(guò)70層的）
（7）會(huì)做報(bào)價(jià)，知道每項(xiàng)Fab的收費(fèi)，疊層，盲孔，埋孔，塞孔，背鉆，加工精度，鉆孔比要求，線寬等等，可以在原理圖初期就估算出報(bào)價(jià)，甚至在設(shè)計(jì)時(shí)把成本考慮進(jìn)去，使最后的產(chǎn)品具有價(jià)格競(jìng)爭(zhēng)力。
（8）完成PCB后會(huì)檢查，包括阻抗匹配等長(zhǎng)線寬檢查，電源線負(fù)載能力檢查，重復(fù)走線檢查，短路斷路檢查，信號(hào)回流路徑檢查等等關(guān)于信號(hào)的檢查，還有實(shí)際的Fab能力檢查，線寬檢查，線間距，線孔距等等。
（9）生成Fab文件，交由Fab廠家生產(chǎn)。
（10）上面還遺漏了一點(diǎn)，就BOM選項(xiàng)，根據(jù)原理圖，考慮器件的成本供貨周期，對(duì)Placement影響情況（如果都是相同參數(shù)的電阻，大多數(shù)情況下我愿意選擇小尺寸的，因?yàn)榭梢怨?jié)約PCB板空間）選擇最合適的器件。

上一條：什么是半孔板？半孔PCB板的生產(chǎn)工藝流程是什么？

下一條：線路板板面起泡是怎么造成的？

精工之家